ポイント
１、スピントロニクス技術とCMOS技術の融合により、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子を用いた不揮発メモリ（SOT-MRAM）チップの試作・実証に初めて成功
２、スピントロニクス技術を用いた不揮発メモリチップとしては初となるデュアルポート動作（読み書き同時処理）の実装に成功
３、無磁場環境下における高速動作（60MHz書込み、90MHz読出し）を達成
４、・開発回路技術により、高速スタティックランダムアクセスメモリ（SRAM）の置き換えが期待されるSOT-MRAMの更なる高速動作化への道を拓く

【概要】
東北大学国際集積エレクトロニクス研究開発センター（CIES）の遠藤哲郎センター長・教授と電気通信研究所の羽生貴弘教授、夏井雅典准教授らの研究グループは、スピン軌道トルク型磁気トンネル接合（SOT-MTJ）素子とSi-CMOS技術を組み合わせた集積回路技術を用い、高速なデータの読み書きを可能とするデュアルポート型 SOT-MRAMチップを試作し、その動作実証に初めて成功した。
この不揮発性メモリ技術は、ICT社会基盤のパラダイムシフトをもたらし、Society5.0を実現するための基盤技術として期待される。

半導体メモリでは、トランジスタの微細化に伴い、待機電力の増大が課題になっており、この問題を解決するために、スピントロニクス技術を使った不揮発性メモリに注目が集まっている。
本実験は、内閣府 革新的研究開発推進プログラム（ImPACT）の「無充電で長期間使用できる究極のエコIT機器の実現」分科会のスピントロニクス集積回路プロジェクトにて、高速なデータの読み書きを可能とするメモリセルを３２,７６８ビット（=４キロバイト）搭載したデュアルポート型SOT-MRAMチップを試作し、そのメモリチップ動作実証に世界で初めて成功し、実用化に向け大きく前進する成果を得た。
本成果は、６月１５日～１８日にオンラインで開催される集積回路技術に関する世界最高峰の国際会議の一つである「VLSIシンポジウム 2020（VLSI2020:2020 Symposia on VLSI Technology and Circuits）」で発表される。

大手の半導体企業やファンドリー企業は、混載キャッシュメモリであるSRAMや、混載フラッシュ代替のSTT-MRAMの量産体制を整え、製品出荷を進めていることを公表している。
一方、混載キャッシュメモリであるSRAMの置き換え事業規模をさらに拡充するために、モバイル市場だけでなくサー バなどのハイエンド市場にも本技術を拡充するためには、MRAMの動作速度をナノ秒からサブナノ秒オーダにまで高速化することが求められていた。
技術供与するにも日本勢や日本工場を持つ米マスクロンに日本生産を条件に、ファンドリー専業の台湾のＴＳＭＣならば問題なかろうが、サムスンに技術供与した場合、主力のメモリ半導体のほか、ファンドリー事業を強化しており、ファンドリー事業でもＴＳＭＣを脅かす存在になるだろう。
日本の研究者を金で釣りあげているサムスン電子の日本研究所の存在も・・・・。